PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000232153 A

(43) Date of publication of application: 22 . 08 . 00

(51) Int. CI

H01L 21/76

(21) Application number: 11032251

(22) Date of filing: 10 . 02 . 99

(71) Applicant:

SONY CORP

(72) Inventor:

COPYRIGHT: (C)2000,JPO


YAMAZAKI TAKESHI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a technique by which an STI can be formed without performing CMP(chemical mechanical polishing) which raises a dishing problem nor requiring any active dummy pattern.

SOLUTION: A semiconductor device manufacturing method in which an element isolating area is formed by forming active area isolating grooves 15 into a semiconductor substrate 11 and filling up the grooves 15 with insulating films 18 includes a step of forming a resist film 19 on the insulating films 18 after forming the insulating films 18 on the semiconductor substrate 11 so that the films may fill up the grooves 15, a step of generating data about the positions of patterns in an active area isolated by the element isolating area by directly reading the positions, and a step of forming an opening 20 through the resist film 19 on the active area by exposing and developing the film 19, based on the data. The method also includes a step of selectively removing the insulating films 18 on the active area from the opening 20.





(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号 特開2000-232153 (P2000 - 232153A)

(43)公開日 平成12年8月22日(2000.8.22)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考) 5 F O 3 2

H01L 21/76

H01L 21/76

審査請求 未請求 請求項の数4 〇L (全 10 頁)

(21)出願番号

特願平11-32251

(22)出願日

平成11年2月10日(1999.2.10)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 山崎 武

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100086298

弁理士 船橋 國則

Fターム(参考) 5F032 AA34 AA44 AA45 BA02 CA14


CA17 DA04 DA34 DA53 DA78


(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 ディッシングが問題となるCMPを行わず、 またアクティブダミーパターンを必要としない、STI を形成する技術を提供する。

【解決手段】 半導体基板11にアクティブ領域を分離 するための溝15を形成し、その溝15に絶縁膜18を 埋め込むことにより素子分離領域を形成する半導体装置 の製造方法において、溝15を埋め込む状態にして半導 体基板11上に上記絶縁膜18を形成した後、その絶縁 膜18上にレジスト膜19を形成する工程と、素子分離 領域により分離されるアクティブ領域のパターン位置を 直接に読み取ることにより、アクティブ領域のパターン 位置のデータを作成する工程と、そのデータに基づいて レジスト膜19を露光し、さらに現像して、アクティブ 領域上のレジスト膜に開口部20を形成する工程と、そ の開口部20よりアクティブ領域上の絶縁膜18を選択 的に除去する工程とを備えている。





【特許請求の範囲】

【請求項1】 半導体基板にアクティブ領域を分離するための溝を形成し、前記溝に絶縁膜を埋め込むことにより素子分離領域を形成する半導体装置の製造方法において、

前記溝を埋め込む状態にして前記半導体基板上に絶縁膜を形成した後、前記絶縁膜上にレジスト膜を形成する工程と

前記アクティブ領域のパターン位置を直接に読み取ることにより、前記アクティブ領域のパターン位置のデータ 10 を作成する工程と、

前記データに基づいて前記レジスト膜を露光、現像して 前記アクティブ領域上に開口部を形成する工程と、

前記開口部より前記アクティブ領域上の前記絶縁膜を除去する工程とを備えたことを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板にアクティブ領域を分離する ための溝を形成し、前記溝に絶縁膜を埋め込むことによ り素子分離領域を形成する半導体装置の製造方法におい て、

前記溝を埋め込む状態にして前記半導体基板上に前記絶 縁膜を形成した後、前記絶縁膜上にレジスト膜を形成す る工程と、

前記アクティブ領域のパターン位置を示す情報ファイル を準備する工程と、

前記情報ファイルより読み出した前記アクティブ領域の パターン位置の情報に基づいて前記レジスト膜を露光、 現像して前記アクティブ領域上に開口部を形成する工程 と、

前記開口部より前記アクティブ領域上の前記絶縁膜を除 30 去する工程とを備えていることを特徴とする半導体装置 の製造方法。

【請求項3】 半導体基板にアクティブ領域を分離する ための溝を形成し、前記溝に絶縁膜を埋め込むことによ り素子分離領域を形成する半導体装置の製造方法におい て

前記溝を埋め込む状態にして前記半導体基板上に絶縁膜を形成した後、前記絶縁膜上にレジスト膜を形成する工程と、

前記アクティブ領域のパターン位置を示す情報ファイル 40 を準備する工程と、

前記アクティブ領域のパターン位置を直接に読み取ることにより、前記アクティブ領域のパターン位置のデータを作成する工程と、

前記直接に読み取って得たパターン位置のデータと前記情報ファイルのデータとに基づいて前記レジスト膜を露光、現像して前記アクティブ領域上に開口部を形成する工程と、

前記開口部より前記アクティブ領域上の前記絶縁膜を除 去する工程とを備えていることを特徴とする半導体装置 50 の製造方法。

【請求項4】 前記アクティブ領域のパターン位置を直接に読み取ることにより得たデータと前記情報ファイルのデータとに基づいて前記レジスト膜に開口部を形成する工程は、

前記直接に読み取って得たアクティブ領域のパターン位置のデータに基づいて前記情報ファイルのデータを補正し、その補正したアクティブ領域のパターン位置のデータに基づいて前記レジスト膜に開口部を形成することを特徴とする請求項3記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造方法に関し、詳しくはSTI(Shallow Trench Isolation)を形成する際に、アクティブダミーパターンを用いず、あらゆるアクティブ領域の面積比率に対応してSTIを形成することができる半導体装置の製造方法に関する。

[0002]

20

【従来の技術】STI (Shallow Trench Isolation) を 形成する従来の技術を、図5~図7の製造工程図によっ て説明する。

【0003】図5の(1)に示すように、シリコン基板 11上にパッド酸化膜12を例えば10nm~20nm 程度の厚さに形成する。その後、化学的気相成長法(CVD法)によって、パッド酸化膜12上に窒化シリコン膜13を例えば150nm~200nm程度の厚さに形成する。次いで、レジスト塗布およびリソグラフィー技術によって、窒化シリコン膜13上にレジスト膜からなるレジストアクティブパターン14を形成する。ここで、図面中央は孤立したアクティブパターンが形成される孤立アクティブ領域11Sであり、その一方側はDRAM領域11Dであり、その他方側は回路領域11Cである。

【0004】その後、図5の(2)に示すように、窒化シリコン膜13およびパッド酸化膜12をエッチングによりパターニングし、さらにレジストアクティブパターン14[前記図5の(1)参照〕を除去する。

【0005】次いで、上記室化シリコン膜13をマスクとして、シリコン基板11を深さ300nm~400nm程度にエッチングして溝(トレンチ)15を形成する。この溝15は、DRAM領域11Dの素子分離のための溝15Dや回路領域11Cの素子分離溝15C、孤立アクティブパターンとなる周辺領域のシリコン基板11をエッチングすることにより孤立アクティブパターン16を形成するための溝15M等になる。

【0006】その後、図5の(3)に示すように、溝15の内壁に熱酸化膜(図示省略)を形成し、さらに溝15の内部を埋め込む状態に絶縁膜18、例えば高密度プラズマCVD膜を堆積する。上記HDP膜はスパッタリ

4

ングしながらCVDを行うために、溝15のエッジ部分には堆積せず、溝15の底部とアクティブ領域上に堆積されるため、最終的な形状はエッジ部分が傾斜する。

3

【0007】次いで、図6の(4)に示すように、レジスト塗布およびリソグラフィー技術によって、絶縁膜18上にレジスト膜からなるレジストパターン31を形成する。このレジストパターン31は、例えば回路領域11Cの広いアクティブ領域11W上に開口部32を設けたものである。ここで、広いアクティブ領域というのは、マスク作成が可能な範囲のできるだけ狭いアクティブ領域のことであり、アクティブパターンの反転データそのものではない。

【0008】その後、図6の(5)に示すように、上記レジストパターン31 [前記図6の(4)参照]をエッチングマスクに用いて、広いアクティブ領域11W上の絶縁膜18を除去する。その後、上記レジストパターン31を除去する。図6の(5)ではレジストパターン31を除去した状態を示した。

【0009】その後、図7の(6)に示すように、化学的機械研磨(以下CMPという)を用いて絶縁膜18の20研磨を行う。このとき、DRAM領域11Dや回路領域11Cは、アクティブ領域の割合が素子分離領域の割合より高いため、過剰な研磨を行った場合であっても、研磨ストッパとなる窒化シリコン膜13により溝15に埋め込まれた絶縁膜18にディッシングが発生するのが抑制されるので問題はないが、孤立アクティブ領域11Sのフィールド部分は研磨ストッパとなる窒化シリコン膜13の存在する密度が低いため、その周囲の絶縁膜18にディッシングが発生して凹んでくる。このため、孤立アクティブパターン16となる部分がその周囲の絶縁膜3018の表面より突出することになる。

【0010】上記CMPの研磨の特性としては、酸化シリコン膜からなる絶縁膜18と窒化シリコン膜13との研磨選択比がアクティブ部分の占める面積比率に応じて変化する。具体的には、前記図7の(6)に示すように、広いフィールド中の孤立アクティブパターン16では対窒化シリコン膜13の選択比がとれず過剰に研磨が行われ、逆にアクティブ領域占める面積比率が高い領域では対窒化シリコン膜13との選択比がとれるため、研磨が進行し難くなる。

【0011】その後、例えば熱リン酸を用いたウエットエッチングにより窒化シリコン膜13を除去する。その結果、図7の(7)に示すように、DRAM領域11Dや回路領域11Cの絶縁膜18はシリコン基板11よりも突出した状態に形成される。さらに、例えばフッ酸を用いたウエットエッチングによりパッド酸化膜12[前記図5の(2)参照]を除去する。その際、絶縁膜18の上層もエッチングされるが、DRAM領域11Dや回路領域11Cの絶縁膜18はシリコン基板11よりも突出した状態に形成されることに変わりはない。

【0012】次いで、図示はしないが、犠牲酸化膜を形成し、ウエルを形成するためのイオン注入、しきい値を調整するためのイオン注入等を行った後、犠牲酸化膜を例えばフッ酸を用いたウエットエッチングにより除去する。その際、絶縁膜18の上層もエッチングされる。

【0013】その結果、図7の(8)に示すように、DRAM領域11Dや回路領域11Cのアクティブ領域(シリコン基板11)はその周囲の絶縁膜18よりも低く形成され、アクティブ領域(シリコン基板11)とフィールド領域(絶縁膜18)との段差が大きくなる。一方、孤立アクティブパターン16の周辺の絶縁膜18は孤立アクティブパターン16よりも低く形成されるが、段差は小さい。また、溝15に埋め込まれた絶縁膜18の端部には窪み19が形成される。

[0014]

(3)

【発明が解決しようとする課題】CMPの研磨の特性として、酸化シリコン膜からなる絶縁膜と窒化シリコン膜との選択比はアクティブ領域(シリコン基板)部分の面積率に応じて変化する。具体的には、前記従来の技術で説明した図7の(6)に示すように、広いフィールド中に存在する孤立アクティブパターン16では対窒化シリコン膜13の選択比がとれず過剰研磨となり、逆に、アクティブ領域の面積の比率が高い領域では対窒化シリコン膜13との選択比がとれるため、研磨が進行しにくくなる。

【0015】そのため、前記従来の技術で説明した図7の(7)に示すように、研磨のばらつきが生じ、例えば DRAMとロジックとを混載したチップでは、STIの 作製が困難になっている。

【0016】そこで、広いアクティブ領域にアクティブ ダミーパターンを形成する技術が提案されているが、ア クティブダミーパターンを形成する際に必要となるデー タの生成に上層のパターン情報が必要になるなどの困難 が生じている。

[0017]

40

【課題を解決するための手段】本発明は、上記課題を解決するためになされた半導体装置の製造方法である。

【0018】半導体装置の第1の製造方法は、半導体基板にアクティブ領域を分離するための溝を形成し、その溝に絶縁膜を埋め込むことにより素子分離領域を形成する半導体装置の製造方法において、溝を埋め込む状態にして半導体基板上に絶縁膜を形成した後、その絶縁膜上にレジスト膜を形成する工程と、アクティブ領域のパターン位置を直接に読み取ることにより、アクティブ領域のパターン位置のデータを作成する工程と、そのデータに基づいてレジスト膜を露光、現像してアクティブ領域上に開口部を形成する工程と、その開口部よりアクティブ領域上の絶縁膜を除去する工程とを備えている。

【0019】上記第1の製造方法では、半導体基板上の アクティブ領域のパターン位置を直接に読み取ることに 20

より、アクティブ領域のパターン位置のデータを作成 し、そのデータに基づいて、溝を埋め込む状態にして半 導体基板上に絶縁膜上に形成したレジスト膜を露光、現 像してアクティブ領域上に開口部を形成し、その開口部 よりアクティブ領域上の絶縁膜を除去することから、ア クティブ領域上の絶縁膜のみが選択的に除去されること になる。したがって、絶縁膜は溝の内部のみに残され る。

【0020】半導体装置の第2の製造方法は、半導体基 板にアクティブ領域を分離するための溝を形成し、その 10 溝に絶縁膜を埋め込むことにより素子分離領域を形成す る半導体装置の製造方法において、溝を埋め込む状態に して半導体基板上に絶縁膜を形成した後、その絶縁膜上 にレジスト膜を形成する工程と、アクティブ領域のパタ ーン位置を示す情報ファイルを準備する工程と、その情 報ファイルより読み出したアクティブ領域のパターン位 置の情報に基づいてレジスト膜を露光、現像してアクテ ィブ領域上に開口部を形成する工程と、その開口部より アクティブ領域上の絶縁膜を除去する工程とを備えてい

【0021】上記第2の製造方法では、アクティブ領域 のパターン位置を示す情報ファイルを準備し、その情報 ファイルより読み出したアクティブ領域のパターン位置 の情報に基づいてレジスト膜を露光、現像してアクティ ブ領域上に開口部を形成した後、その開口部よりアクテ ィブ領域上の絶縁膜を除去することから、アクティブ領 域上の絶縁膜のみが選択的に除去されることになる。し たがって、絶縁膜は溝の内部のみに残される。

【0022】半導体装置の第3の製造方法は、半導体基 板にアクティブ領域を分離するための溝を形成し、その 30 満に絶縁膜を埋め込むことにより素子分離領域を形成す る半導体装置の製造方法において、溝を埋め込む状態に して半導体基板上に絶縁膜を形成した後、その絶縁膜上 にレジスト膜を形成する工程と、アクティブ領域のパタ ーン位置を示す情報ファイルを準備する工程と、アクテ ィブ領域のパターン位置を直接に読み取ることにより、 アクティブ領域のパターン位置のデータを作成する工程 と、直接に読み取って得たパターン位置のデータと情報 ファイルのデータとに基づいてレジスト膜を露光、現像 してアクティブ領域上に開口部を形成する工程と、その 40 開口部よりアクティブ領域上の絶縁膜を除去する工程と を備えている。

【0023】上記第3の製造方法では、アクティブ領域 のパターン位置を示す情報ファイルを準備し、かつアク ティブ領域のパターン位置を直接に読み取ることによ り、アクティブ領域のパターン位置のデータを作成す る。そして、直接に読み取って得たパターン位置のデー タと情報ファイルのデータとに基づいてレジスト膜を露 光、現像してアクティブ領域上に開口部を形成した後、 その開口部よりアクティブ領域上の絶縁膜を除去するこ 50

とから、アクティブ領域上の絶縁膜のみが選択的に除去 されることになる。したがって、絶縁膜は溝の内部のみ に残される。

[0024]

【発明の実施の形態】本発明の半導体装置の第1の製造 方法に係わる実施の形態の一例を、図1によって説明す る。図1では、(1)~(4)に製造工程図を示し、

(5) にデータの読み取り方法の説明図、(6) に露光 の説明図を示す。

【0025】図1の(1)に示すように、半導体基板 (例えばシリコン基板) 11上にパッド酸化膜12を形 成した後、その上に窒化シリコン膜13を形成する。次 いで、リソグラフィー技術とエッチングとによって、窒 化シリコン膜13、パッド酸化膜12をパターニングし た後、その窒化シリコン膜13をマスクとして、半導体 基板11に溝(トレンチ)15を形成する。その後、溝 15の内壁に熱酸化膜(図示省略)を形成した後、溝1 5の内部を埋め込む状態に絶縁膜18、例えば高密度プ ラズマCVD膜を堆積する。上記HDP膜はスパッタリ ングしながらCVDを行うために、溝15のエッジ部分 には堆積せず、溝15の底部とアクティブ領域11A上 に堆積されるため、最終的な形状はエッジ部分が傾斜す

【0026】その後、レジストを塗布してレジスト膜1 9を形成する。

【0027】次いで、図1の(5)に示すように、半導 体基板11のアクティブ領域11Aのパターン位置を、 例えば画像処理によって、直接に読み取ることにより、 そのアクティブ領域11Aのパターン位置のデータを作 成する。例えば、画像を取り込む撮影装置を、例えば矢 印ア方向に示す経路のようにスキャニングして、パター ン位置の読み取り、データ(例えば座標データ)を作成 する。その作成したデータは、例えば一時的に記憶媒体 (図示省略) に保存しておいてもよい。

【0028】なお、アクティブ領域11Aのパターン位 置を読み取ることは、素子分離領域を形成するために形 成した溝15の位置を読み取ることであってもよい。

【0029】次に、図1の(6)に示すように、そのデ ータに基づいて、例えば電子線露光装置(図示省略)を 用いて、電子線Eにより半導体基板1上に形成されてい るレジスト膜19を露光する。さらにレジスト膜19の 現像を行って、前記図1の(1)に示すように、アクテ ィブ領域11A上のレジスト膜19に開口部20を形成 する。このように、電子線露光装置を用いたことから、 アクティブ領域11Aに対して開口部20を高精度に形 成することが可能になる。

【0030】次いで、図1の(2)に示すように、上記 レジスト膜19をエッチングマスクに用いて、上記開口 部20よりアクティブ領域11A上の絶縁膜18をエッ チングすることにより除去する。その際、窒化シリコン 膜13がエッチングストッパとなる。上記開口部20は、電子線露光装置により高精度に形成されたものであるから、アクティブ領域11A上の絶縁膜18のみを選択的に除去することが可能になる。

【0031】その後、上記レジスト膜19を除去する。 その結果、図1の(3)に示すように、溝15の内部に 絶縁膜18が埋め込まれ、アクティブ領域11 A上の絶 縁膜18は除去される。

【0032】さらに、窒化シリコン膜13、パッド酸化膜12を除去した後、プレ酸化膜(または犠牲酸化膜)(図示省略)を形成した後、各種のイオン注入を行った後、そのプレ酸化膜(または犠牲酸化膜)を除去する。そして図1の(4)に示すように、素子分離領域となる絶縁膜18の表面と、アクティブ領域11Aの表面とがほぼ平坦化される。

【0033】その後、図示はしないが、アクティブ領域 (絶縁膜18に覆われていない半導体基板11)の表面 にゲート絶縁膜等を形成し、トランジスタ、キャパシタ 等の半導体素子を形成する。

【0034】上記第1の製造方法では、半導体基板11 20 のアクティブ領域のパターン位置を直接に読み取ること により、アクティブ領域のパターン位置のデータを作成 し、そのデータに基づいて、溝15を埋め込む状態にし て半導体基板11上に絶縁膜18上に形成したレジスト 膜19を露光、現像してアクティブ領域上に開口部20 を形成し、その開口部20よりアクティブ領域上の絶縁 膜18を除去することから、アクティブ領域上の絶縁膜 18のみが選択的に除去されることになる。 したがっ て、絶縁膜18は溝15の内部のみに残される。この製 造方法では、従来用いていたCMPによる平坦化工程を 30 省略することが可能になる。そのため、CMPにより発 生していたディッシングは起こらない。そのため、例え ばDRAMと孤立アクティブパターンを有するような半 導体装置を同一基板に形成することが可能になる。した がって、DRAMとロジック素子とを同一基板に混載す ることが可能になる。

【0035】次に、上記実施の形態に係わる具体的の製造工程の一例を、図2~図4の製造工程図によって説明する

【0036】まず、図2の(1)に示すように、半導体 40 基板 (例えばシリコン基板) 11上にパッド酸化膜12 を例えば10nm~20nm程度の厚さに形成する。その後、化学的気相成長法 (CVD法)によって、パッド酸化膜12上に窒化シリコン膜13を例えば150nm~200nm程度の厚さに形成する。

【0037】次いで、図2の(2)に示すように、レジスト塗布およびリソグラフィー技術によって、窒化シリコン膜13上にレジスト膜からなるレジストアクティブパターン14を形成する。ここで、図面中央は孤立アクティブ領域11Sであり、その一方側はDRAM領域1 50

8 1 Dであり、その他方側は回路領域 1 1 C である。

【0038】その後、図2の(3)に示すように、窒化シリコン膜13およびパッド酸化膜12をエッチングによりパターニングし、さらにレジストアクティブパターン14〔前記図2の(2)参照〕を除去する。

【0039】次いで、図3の(4)に示すように、上記室化シリコン膜13をマスクとして、半導体基板11を深さ300nm~400nm程度にエッチングして溝(トレンチ)15を形成する。この溝15は、DRAM領域11Dの素子分離のための溝15D、回路領域11Cの素子分離のための溝15C、孤立アクティブパターンとなる周辺領域の半導体基板11をエッチングすることにより孤立アクティブパターン16を形成するための溝15Mになる。

【0040】その後、図3の(5)に示すように、溝15の内壁に熱酸化膜(図示省略)を形成し、さらに溝15の内部を埋め込む状態に絶縁膜18、例えば高密度プラズマCVD膜を堆積する。上記HDP膜はスパッタリングしながらCVDを行うために、溝15のエッジ部分には堆積せず、溝15の底部とアクティブ領域11A上に堆積されるため、最終的な形状はエッジ部分が傾斜する

【0041】その後、図3の(6)に示すように、レジスト塗布およびリソグラフィー技術によって、絶縁膜18上にレジスト膜19を形成する。

【0042】次いで、アクティブ領域のパターン位置を、例えば画像処理によって、直接に読み取ることにより、そのアクティブ領域11Aのパターン位置のデータを作成する。例えば、画像を取り込む撮影装置(図示省略)を、例えば半導体基板11の表面上をスキャニングして、アクティブ領域11Aのパターン位置の読み取り、データ(例えば座標データ)を作成する。その作成したデータは、例えば一時的に記憶媒体(図示省略)に保存しておいてもよい。

【0043】なお、アクティブ領域11Aのパターン位置を読み取ることは、素子分離領域を形成するために形成した溝15の位置を読み取ることであってもよい。

【0044】次に、上記データに基づいて、例えば電子線露光装置(図示省略)を用いて、レジスト膜19を露光する。さらにレジスト膜19の現像を行って、アクティブ領域11A上のレジスト膜19に開口部20を形成して、アクティブ領域11A上の絶縁膜18を露出させる。従来では、反転マスクを用いて露光しているため、予め合わせずれマージンをとる必要があり、そのため、狭い領域では開口することができなかった。例えば合わせずれマージンは、アクティブ領域11Aの端部から 0.3μ m程度の長さが必要であり、最小露光寸法は120 線ステッパを用いた場合は 0.5μ mが限界となっていた。このため、レジスト膜19に、 1.1μ m以下のアクティブ領域の反転パターンを発生させることができな

かった。一方、本発明の製造方法では、電子線露光装置を用いたことから、アクティブ領域11Aに対して開口部20を高精度に形成することが可能になる。

【0045】次いで、上記レジスト膜19をエッチングマスクに用いて、上記開口部20よりアクティブ領域11A上の絶縁膜18をエッチングすることにより除去する。上記開口部20は、電子線露光装置により高精度に形成されたものであるから、アクティブ領域11A上の絶縁膜18のみを選択的に除去することが可能になる。

【0046】このように、アクティブ領域11Aの位置 10 データを直接読み取って、そのデータを電子線露光装置の描画データとして用いることから、合わせずれのマージンを確保することが不要となり、レジスト膜19のアクティブ領域11A上の開口部20の寸法をアクティブ領域11Aの寸法と同一寸法で加工することが可能となる。次いで、レジスト膜19をマスクとしたドライエッチングにより、図4の(7)に示すように、アクティブ領域11A上に形成されている絶縁膜18〔前記図3の(6)参照〕を除去する。この図4の(7)では、絶縁膜18を除去した後の状態を示した。その後、レジスト 20 膜19〔前記図3の(6)参照〕を除去する。

【0047】次に、例えば熱リン酸を用いてウエットエッチングにより、窒化シリコン膜13を除去する。続いて、例えばフッ酸を用いたウエットエッチングにより、パッド酸化膜12を除去する。その結果、図4の(8)に示すように、アクティブ領域11Aが露出される。

【0048】さらに図示はしないが、犠牲酸化膜を形成した後、各種イオン注入を行い、その後例えばフッ酸を用いたウエットエッチングにより犠牲酸化膜を除去する。上記ウエットエッチングにより、パッド酸化膜1230や犠牲酸化膜を除去する毎に絶縁膜18は膜減りし、最終的にゲート絶縁膜(図示省略)を形成した後、図4の(9)に示すように、絶縁膜18の表面とゲート絶縁膜が形成されたシリコン基板11の表面とが平坦になるようにする。そのためには、ウエットエッチングの量から逆算して、パッド酸化膜12や犠牲酸化膜等の膜厚を設定する必要がある。なお、本発明では、CMPによる平

【0049】次に、本発明の第2の製造方法に係わる実施の形態の一例を、以下に説明する。

坦化は不要となる。

【 O O 5 O 】 半導体装置の第2の製造方法は、前記図1によって説明した第1の製造方法において、レジスト膜19を露光する際に用いるデータの作成方法が異なるのみで、その他の製造方法は、前記第1の製造方法と同様である。そこで、ここでは、データの作成方法を説明する。なお、以下に説明する構成部品には、前記第1の製造方法で説明したものと同様のものには同一符号を付与して説明する。

【0051】前記図1の(1)によって説明したのと同様にして、レジスト膜19を形成する。一方、半導体基 50

領域上のレジスト膜19に開口部20を形成する。その後、前記図1の(2)以降によって説明したのと同様に、その開口部20よりアクティブ領域上の絶縁膜18を除去し、以降の工程をおこなえばよい。

【0052】上記第2の製造方法では、半導体基板11のアクティブ領域のパターン位置を示す情報ファイルを準備し、その情報ファイルより読み出したアクティブ領域のパターン位置の情報に基づいてレジスト膜19を露光、現像してアクティブ領域上に開口部20を形成した後、その開口部20よりアクティブ領域上の絶縁膜18を除去することから、アクティブ領域上の絶縁膜18のみが選択的に除去されることになる。したがって、絶縁膜18は溝15の内部のみに残される。また、第1の製造方法と比較すると、予め半導体基板11のアクティブ領域のパターン位置を示す情報ファイルを準備しておくため、データの読み込み時間を短縮できる。

【0053】また、この製造方法では、従来用いていた CMPによる平坦化工程を省略することが可能になる。 そのため、CMPにより発生していたディッシングは起 こらない。そのため、例えばDRAMと孤立アクティブ パターンを有するような半導体装置を同一基板に形成す ることが可能になる。したがって、DRAMとロジック 素子とを同一基板に混載することが可能になる。

【0054】次に、本発明の第3の製造方法に係わる実施の形態の一例を、以下に説明する。

【0055】半導体装置の第3の製造方法は、前記図1によって説明した第1の製造方法において、レジスト膜19を露光する際に用いるデータの作成方法が異なるのみで、その他の製造方法は、前記第1の製造方法と同様である。そこで、ここでは、データの作成方法を説明する。なお、以下に説明する構成部品には、前記第1の製造方法で説明したものと同様のものには同一符号を付与して説明する。

【0056】前記図1の(1)によって説明したのと同様にして、レジスト膜19を形成する。一方、半導体基板11のアクティブ領域のパターン位置を示す情報ファイル(図示省略)を準備する。一方、半導体基板11のアクティブ領域のパターン位置を、例えば画像処理によって、直接に読み取ることにより、そのアクティブ領域のパターン位置のデータを作成する。例えば、画像を取り込む撮影装置を例えば矢印のようにスキャニングして、パターン位置の読み取り、データ(例えば座標データ)を作成する。その作成したデータは、例えば一時的に記憶媒体(図示省略)に保存しておいてもよい。

【0057】なお、アクティブ領域のパターン位置を読

12

み取ることは、素子分離領域を形成するために形成した 溝150位置を読み取ることであってもよい。

11

【0058】そして、直接に読み取って得たパターン位置のデータと情報ファイルのデータとに基づいて、レジスト膜19を、電子線露光装置(図示省略)を用いて露光する。その際、直接に読み取って得たアクティブ領域のパターン位置のデータに基づいて情報ファイルのデータを補正し、その補正したアクティブ領域のパターン位置のデータに基づいて上記レジスト膜19に開口部20の露光を行う。

【0059】続いてレジスト膜19の現像を行って、アクティブ領域上のレジスト膜19に開口部20を形成する。その後、前記図1の(2)以降によって説明したのと同様に、その開口部20よりアクティブ領域上の絶縁膜18を除去し、以降の工程を行えばよい。

【0060】上記第3の製造方法では、半導体基板11上のアクティブ領域のパターン位置を示す情報ファイルを準備し、かつ半導体基板11のアクティブ領域のパターン位置を直接に読み取ることにより、アクティブ領域のパターン位置のデータを作成する。そして、直接に読20み取って得たパターン位置のデータと情報ファイルのデータとに基づいてレジスト膜19を露光し、さらに現像を行って、アクティブ領域上のレジスト膜19に開口部20を形成する。その後、開口部20よりアクティブ領域上の絶縁膜18を除去することから、アクティブ領域上の絶縁膜18のみが選択的に除去されることになる。したがって、絶縁膜18は溝15の内部のみに残される

【0061】また、第1の製造方法と比較すると、予め 半導体基板11のアクティブ領域のパターン位置を示す 30 情報ファイルを準備しておくため、データの読み込み時 間を短縮できる。さらに第2の製造方法と比較すると、 情報ファイルのデータを直接に読み取ったデータによっ て補正することから、レジスト膜19を形成する前に行った露光、エッチング等によるアクティブ領域(もしく は溝15)の寸法誤差を補正できるので、より正確なデータで、しかも時間をかけずに、レジスト膜19の露光 が行える。

【0062】また、この製造方法では、従来用いていた*

* CMPによる平坦化工程を省略することが可能になる。 そのため、CMPにより発生していたディッシングは起 こらない。そのため、例えばDRAMと孤立アクティブ パターンを有するような半導体装置を同一基板に形成す ることが可能になる。したがって、DRAMとロジック 素子とを同一基板に混載することが可能になる。

[0063]

【発明の効果】以上、説明したように本発明の半導体装置の製造方法によれば、アクティブ領域上の絶縁膜のみを選択的に除去することが可能になる。したがって、アクティブ領域の面積比率によらず、半導体基板面内の平坦化が可能になるので、素子特性ばらつきを抑制することができる。しかも、CMPが不要となるため、アクティブダミーを用いる必要がなくなる。また、アクティブ領域上の絶縁膜を除去刷る際に用いるレジスト膜を露光する際に、下層のパターン情報を直接利用するため、上層のウエルやゲート等のマスク情報がなくても、露光パターンの生成が可能となる。さらに、CMPが不要となるため、工程削減が可能となる。また、アクティブ反転マスクが不要となるため、マスク作製のコストが低減できる。

【図面の簡単な説明】

【図1】本発明の第1の製造方法に係わる実施の形態の 一例を示す説明図である。

【図2】具体的な半導体装置の製造方法の一例を示す製造工程図である。

【図3】具体的な半導体装置の製造方法に一例を示す製造工程図(続き)である。

【図4】具体的な半導体装置の製造方法に一例を示す製造工程図(続き)である。

【図5】従来の技術の一例を示す製造工程図である。


【図6】従来の技術の一例を示す製造工程図(続き)で 5.ス


【図7】従来の技術の一例を示す製造工程図(続き)である。

【符号の説明】


11…半導体基板、15…溝、18…絶縁膜、19…レジスト膜、20…開口部

[図1]







【図2】



[図3]



【図4】



【図5】

